AMD在Zen 2時(shí)代開(kāi)始使用的是SERDES方案，通過(guò)CCD邊緣的串行器將并行數(shù)據(jù)轉(zhuǎn)為串行比特流，再進(jìn)行跨封裝傳輸，以此實(shí)現(xiàn)小芯片之間的互連。不過(guò)隨著NPU等更多新模塊的引入，AMD需要尋找一種帶寬更高且延遲更低的方案。

在Strix Halo上，AMD通過(guò)臺(tái)積電的InFO-oS（基板扇出型集成封裝）和RDL（重分布層）技術(shù)，提供了新的解決方案。AMD正在嘗試密集的并行走線，讓總線通道可以穿過(guò)封裝，而不會(huì)被引入到單獨(dú)的高速串行鏈路。通過(guò)更多短并行導(dǎo)線，AMD既能消除重復(fù)的物理層工作并減少往返延遲，又能通過(guò)增加物理通道實(shí)現(xiàn)帶寬的線性擴(kuò)展。此外，新方案還釋放了原本被大型串行器/解串器模塊占用的面積，使得CCD、內(nèi)存控制器和各種加速器能夠更緊密地集成，同時(shí)降低通信成本。

不過(guò)AMD還需要面對(duì)大量平行走線會(huì)增加信號(hào)完整性、散熱、布線和制造方面的問(wèn)題，因此芯片設(shè)計(jì)團(tuán)隊(duì)需要與封裝團(tuán)隊(duì)之間緊密協(xié)同工作，如果AMD能夠很好地解決這些問(wèn)題，并且新技術(shù)在Zen 6處理器上得到應(yīng)用，那么就有機(jī)會(huì)看到工作負(fù)載中實(shí)現(xiàn)真正的每瓦性能提升與延遲優(yōu)化。此外得益于I/O芯片延遲的降低，內(nèi)存控制器也將獲得更快的響應(yīng)速度。